Novgorod
ngb-Nutte
- Registriert
- 14 Juli 2013
- Beiträge
- 3.055
Servus,
ich bin in letzter zeit etwas am grübeln über das perfekte highend-system und warum intel es einem so unnötig schwer macht.. skylake, heißt es, ist die zukunft und hat auch sehr nette features (günstig, 14nm, thunderbolt 3.0), allerdings verstehe ich intels strategie in sachen peripherie und bandbreite nicht ganz.. abgesehen von all den inkrementellen änderungen und verbesserungen ist doch der hauptunterschied zwischen dem dicken X99/haswell-E und Z170/skylake die verlagerung der PCIe-lanes von der CPU in den PCH - und das verstehe ich beim besten willen nicht, aber vielleicht bin ich nur zu doof..
beim haswell-E war der PCH im grunde nur für "low-speed" I/O gedacht mit 8 PCIe 2.0 lanes, einem haufen USB- und SATA-ports und einer PCIe 2.0 x4 anbindung an die CPU - also im prinzip nur für alte festplatten, netzwerk und USB-sticks .. high-speed zeug wird stattdessen direkt über PCIe 3.0 an die CPU angebunden, mit sage und schreibe 40 lanes (ja, die 40-lanes variante kostet über 500€ aber mei).. damit kann man theoretisch 2 GPUs im SLI mit voller x16 bandbreite und z.b. 2 samsung 950 NVMe SSDs im RAID (zusammen um die 5GByte/s lese-speed oder so) und einen haufen SATA-festplatten, USB-kameras und 10GB ethernet gleichzeitig nutzen.. ist vielleicht etwas overkill aber die alternative zu dieser I/O-power wäre höchstens "kauf dir nen xeon"..
nun kommt skylake daher und beschneidet die CPU auf 16 PCIe 3.0 lanes, also geht schonmal kein SLI mit voller bandbreite (ich weiß nicht, ob PCIe 3.0 x8 durch heutige spiele oder GPU-rechnerei ausgereizt wird, aber zukunftsweisend ist das nicht, zumal "bald" PCIe 4.0 kommt).. dafür hat der PCH nun ganze 20 PCIe 3.0 lanes (und spätere chipsätze werden noch mehr haben) - wofür!? der PCH ist zwar jetzt doppelt so schnell an die CPU angebunden wie beim X99 (DMI 3 statt DMI 2), aber das entspricht trotzdem "nur" PCIe 3.0 x4.. dieser flaschenhals macht doch alles zunichte; wofür sollen dann die 20 lanes noch gut sein? selbst 2 schnelle NVMe oder SATA express SSDs im RAID sättigen bereits die komplette PCH-anbindung, ohne dass noch irgendwelche weitere peripherie benutzt werden kann.. für GPUs machen diese PCIe-lanes aus demselben grund natürlich auch keinen sinn.. irgendwie gibts dafür doch nur einen recht exotischen anwendungsfall für so viele lanes mit flaschenhals, nämlich wenn man einen haufen PCIe x2 oder x4 geräte hat, die man aber niemals gleichzeitig benutzt .. oder wenn die PCIe-geräte untereinander kommunizieren und nicht über CPU und RAM (macht das überhaupt sinn? selbst beim kopieren übers netzwerk müssen die daten doch erstmal von der festplatte durch die CPU durch)..
also entweder habe ich irgendwo nen denkfehler, dass ich die killerapplikation nicht sehe, oder skylake ist tatsächlich eine absichtlich beschnittene neue generation, um dem X99/haswell-E keine konkurrenz zu machen.. so wie ich das sehe, sind in nächster zukunft ja auch keine "pro"-varianten geplant, z.b. mit quad-channel DDR4 und eben mehr PCIe 3.0 lanes in der CPU (ganz zu schweigen von mehr cores), außer vielleicht in irgendwelchen xeons, oder?
ich bin in letzter zeit etwas am grübeln über das perfekte highend-system und warum intel es einem so unnötig schwer macht.. skylake, heißt es, ist die zukunft und hat auch sehr nette features (günstig, 14nm, thunderbolt 3.0), allerdings verstehe ich intels strategie in sachen peripherie und bandbreite nicht ganz.. abgesehen von all den inkrementellen änderungen und verbesserungen ist doch der hauptunterschied zwischen dem dicken X99/haswell-E und Z170/skylake die verlagerung der PCIe-lanes von der CPU in den PCH - und das verstehe ich beim besten willen nicht, aber vielleicht bin ich nur zu doof..
beim haswell-E war der PCH im grunde nur für "low-speed" I/O gedacht mit 8 PCIe 2.0 lanes, einem haufen USB- und SATA-ports und einer PCIe 2.0 x4 anbindung an die CPU - also im prinzip nur für alte festplatten, netzwerk und USB-sticks .. high-speed zeug wird stattdessen direkt über PCIe 3.0 an die CPU angebunden, mit sage und schreibe 40 lanes (ja, die 40-lanes variante kostet über 500€ aber mei).. damit kann man theoretisch 2 GPUs im SLI mit voller x16 bandbreite und z.b. 2 samsung 950 NVMe SSDs im RAID (zusammen um die 5GByte/s lese-speed oder so) und einen haufen SATA-festplatten, USB-kameras und 10GB ethernet gleichzeitig nutzen.. ist vielleicht etwas overkill aber die alternative zu dieser I/O-power wäre höchstens "kauf dir nen xeon"..
nun kommt skylake daher und beschneidet die CPU auf 16 PCIe 3.0 lanes, also geht schonmal kein SLI mit voller bandbreite (ich weiß nicht, ob PCIe 3.0 x8 durch heutige spiele oder GPU-rechnerei ausgereizt wird, aber zukunftsweisend ist das nicht, zumal "bald" PCIe 4.0 kommt).. dafür hat der PCH nun ganze 20 PCIe 3.0 lanes (und spätere chipsätze werden noch mehr haben) - wofür!? der PCH ist zwar jetzt doppelt so schnell an die CPU angebunden wie beim X99 (DMI 3 statt DMI 2), aber das entspricht trotzdem "nur" PCIe 3.0 x4.. dieser flaschenhals macht doch alles zunichte; wofür sollen dann die 20 lanes noch gut sein? selbst 2 schnelle NVMe oder SATA express SSDs im RAID sättigen bereits die komplette PCH-anbindung, ohne dass noch irgendwelche weitere peripherie benutzt werden kann.. für GPUs machen diese PCIe-lanes aus demselben grund natürlich auch keinen sinn.. irgendwie gibts dafür doch nur einen recht exotischen anwendungsfall für so viele lanes mit flaschenhals, nämlich wenn man einen haufen PCIe x2 oder x4 geräte hat, die man aber niemals gleichzeitig benutzt .. oder wenn die PCIe-geräte untereinander kommunizieren und nicht über CPU und RAM (macht das überhaupt sinn? selbst beim kopieren übers netzwerk müssen die daten doch erstmal von der festplatte durch die CPU durch)..
also entweder habe ich irgendwo nen denkfehler, dass ich die killerapplikation nicht sehe, oder skylake ist tatsächlich eine absichtlich beschnittene neue generation, um dem X99/haswell-E keine konkurrenz zu machen.. so wie ich das sehe, sind in nächster zukunft ja auch keine "pro"-varianten geplant, z.b. mit quad-channel DDR4 und eben mehr PCIe 3.0 lanes in der CPU (ganz zu schweigen von mehr cores), außer vielleicht in irgendwelchen xeons, oder?